特許

J-GLOBAL ID：200903057007774335

オンチップキャパシタ

発明者： 寺山 文彦 ,  山崎 誠一 ,  森 信太郎
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-209200
公開番号（公開出願番号）：特開2001-036015
出願日： 1999年07月23日
公開日（公表日）： 2001年02月09日
要約：

【要約】【課題】 容量に必要な領域、配線が必要であり、デバイスを配置可能な有効面積が減少するという課題があった。【解決手段】 P形シリコン基板(1)上のボトムNウェル(2)の表面上に、互いに隣接するNウェル(3)とPウェル(4)とを形成し、N+拡散領域(6)にVCCを加え、P+拡散領域(7)GNDを加え、Nウェル(3)とPウェル(4)との接触面、および、Pウェル(4)とボトムNウェル(2)との間で電源電圧VCC-接地電圧VSS間容量を形成する。

請求項（抜粋）：

P形シリコン基板と、前記P形シリコン基板上に形成されたボトムNウェル領域と、前記ボトムNウェル領域上に形成され、互いに隣接する第1のNウェル領域と第1のPウェル領域と、前記第1のNウェル領域上に形成された第1の電極と、前記第1のPウェル領域上に形成された第2の電極とを備え、前記第1のNウェル領域と前記第1のPウェル領域との接触面、および前記第1のPウェル領域と前記ボトムNウェル領域との間に形成される電源電圧-接地電圧間容量を形成することを特徴とするオンチップキャパシタ。

IPC (5件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/93

FI (3件)：

H01L 27/04 C ,  H01L 29/93 Z ,  H01L 27/08 321 B

Fターム (20件)：

5F038AC03 ,  5F038AC04 ,  5F038BE09 ,  5F038BH03 ,  5F038BH13 ,  5F038CA05 ,  5F038CA07 ,  5F038CA10 ,  5F038CA16 ,  5F038EZ20 ,  5F048AC03 ,  5F048AC10 ,  5F048BA01 ,  5F048BA12 ,  5F048BB05 ,  5F048BE02 ,  5F048BE03 ,  5F048BE05 ,  5F048BE09 ,  5F048CC05