特許

J-GLOBAL ID：200903057030725805

実装基板

発明者： 佐藤 泰浩
出願人/特許権者： 日新電機株式会社
代理人 (1件)： 原 謙三
公報種別：公開公報
出願番号（国際出願番号）：特願平7-284938
公開番号（公開出願番号）：特開平9-130026
出願日： 1995年11月01日
公開日（公表日）： 1997年05月16日
要約：

【要約】【課題】 FPGAの実装時とゲートアレイの実装時とで共用できるプリント基板を提供する。【解決手段】 プリント基板1の表面1aには、ゲートアレイ用パッド6...が設けられている。ゲートアレイ本体2を実装する場合、ゲートアレイ本体2のピンは、対応するゲートアレイ用パッド6へそれぞれ接続される。また、これらゲートアレイ用パッド6...の周囲を囲むようにFPGA用パッド7...が設けられている。FPGA用パッド7には、上記ゲートアレイ本体2と同様の機能を持つようにプログラミングしたFPGA本体3を装着できる。FPGA本体3の実装時には、対応するFPGA用パッド7とFPGA本体3のピンとをそれぞれ接続する。同一の機能を持つピンに対応するゲートアレイ用パッド6とFPGA用パッド7とは、プリント基板1に形成されたパターン8により、それぞれ電気的に接続されている。

請求項（抜粋）：

ゲートアレイを実装する際に、当該ゲートアレイの各端子とそれぞれ接続されるゲートアレイ用電極と、上記ゲートアレイと同一の機能を持つようにプログラミングされたFPGAを実装する際に、当該FPGAの各端子とそれぞれ接続されるFPGA用電極とを備え、上記FPGA用電極は、上記ゲートアレイ用電極を取り囲む位置に形成されていると共に、同一機能を有する端子に対応したゲートアレイ用電極とFPGA用電極とを、それぞれ互いに接続する配線を備えていることを特徴とする実装基板。

IPC (3件)：

H05K 3/34 501 ,  H05K 1/18 ,  H01L 23/12

FI (3件)：

H05K 3/34 501 E ,  H05K 1/18 F ,  H01L 23/12 Q