特許
J-GLOBAL ID：200903057038282740
垂直DMOSトランジスタ構造体とその製造法
発明者：
,
出願人/特許権者：
代理人 (1件)：
浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-256441
公開番号（公開出願番号）：特開平6-089977
出願日： 1991年10月03日
公開日（公表日）： 1994年03月29日
要約：
【要約】【目的】 バイポーラ装置、CMOS装置、およびDMOS装置が1つのチップの上に一緒に併合された集積回路を提供する。【構成】 先行技術におけるバイポーラの観点からよりはむしろCMOSの観点から取られた製造法が用いられる。集積回路はP+基板を用い、その上にP-エピタクシャル層が作成される。N+埋め込み領域がDMOSなどの装置をP-エピタクシャル層から分離する。これらの装置は第1レベルのポリシリコン・ゲート層を有するN-ウエルの中に作成される。第2レベルのポリシリコン層により、CMOS装置のゲートおよびコンデンサの1つの極板がえられる。第3レベルのポリシリコン層により、コンデンサの第2極板がえられる。
請求項（抜粋）：
PMOSトランジスタと、NMOSトランジスタと、DMOSトランジスタと、およびバイポーラ・トランジスタとを有する集積回路であって、(イ) 第1P-形層と、(ロ) 前記第1P-形層の表面に配置され、かつ、前記PMOSトランジスタ、前記DMOSトランジスタ、および前記バイポーラ・トランジスタの中の1つにおのおのが対応する、分離したN+領域と、(ハ) 前記NMOSトランジスタを有する前記第1P-形層および前記N+領域の上にある第2P-形層と、(ニ) その1つが前記PMOSトランジスタを有し、およびその1つが前記バイポーラ・トランジスタのコレクタ領域として動作し、およびその1つが前記DMOSトランジスタを有する、分離したN-ウエル領域と、を有する前記集積回路。
引用特許：
前のページに戻る
