特許

J-GLOBAL ID：200903057042093243

B級出力増幅回路

発明者： 久 保 九 一
出願人/特許権者： 日本電波工業株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平8-334736
公開番号（公開出願番号）：特開平10-163763
出願日： 1996年11月29日
公開日（公表日）： 1998年06月19日
要約：

【要約】[目的] 低電圧で動作することができ、歪み特性も良好で、動作効率もよく、しかも負荷抵抗の変化による出力レベルの変動の少ないB級出力増幅回路を提供すること。[構成] 電源と接地電位間にNPN型の第1のトランジスタQ1のコレクタ・エミッタとPNP型の第2のトランジスタQ2のエミッタ・コレクタとを直列に接続したB級出力回路において、第1のトランジスタのベースと第2のトランジスタのベースとの間にコンデンサCを介挿して、第1のトランジスタの導通時の最大出力電圧を押し上げ、第2のトランジスタの導通時の最小出力電圧を押し下げる。

請求項（抜粋）：

電源と接地電位間にNPN型の第1のトランジスタのコレクタ・エミッタとPNP型の第2のトランジスタのエミッタ・コレクタとを直列に接続したB級出力回路において、NPN型の第1のトランジスタのベースとPNP型の第2のトランジスタのベースとの間にコンデンサを介挿し、このコンデンサに充電された電荷によって、NPN型の第1のトランジスタの導通時の最大出力電圧を押し上げ、PNP型の第2のトランジスタの導通時の最小出力電圧を押し下げることを特徴とするB級出力増幅回路。