特許
J-GLOBAL ID：200903057042835517
スイッチング素子の制御回路
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
岡本 宜喜
公報種別：公開公報
出願番号（国際出願番号）：特願平4-086395
公開番号（公開出願番号）：特開平5-259864
出願日： 1992年03月09日
公開日（公表日）： 1993年10月08日
要約：
【要約】【目的】 スイッチング素子のターンオフ損失を減少させて放熱板を小型化し、価格を低減すること。【構成】 スイッチング素子であるパワーMOSFET1のソースと制御回路4の接地端との電圧を検出し、一定の電圧となればFET1のゲート・ソース間を短絡するスイッチ7を設ける。こうすればターンオフ時のインダクタンスによる起電力によって電圧が発生してもFETのゲート・ソース間が短絡されるため、ターンオフ遅れが少なくなり損失が減少する。従ってスイッチング素子の放熱板を小型化することができる。
請求項（抜粋）：
スイッチング素子の断続を制御する制御回路であって、前記スイッチング素子の制御端子に前記制御回路の出力端を接続し、接地側端子に前記制御回路の接地端子を接続すると共に、前記スイッチング素子がオフする際に端子間のインダクタンスにより電流の減少に伴って誘起される起電力を検出してオンとなり、オン状態のとき前記スイッチング素子の制御端子と接地端子間を短絡するスイッチ手段を設けたことを特徴とするスイッチング素子の制御回路。
IPC (2件)：
前のページに戻る
