特許
J-GLOBAL ID:200903057048599092

電子回路内の電力消費を減少させる方法及びシステム

発明者:
出願人/特許権者:
代理人 (1件): 坂口 博 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-265563
公開番号(公開出願番号):特開平10-124202
出願日: 1997年09月30日
公開日(公表日): 1998年05月15日
要約:
【要約】【課題】 電子回路が、従来の技術に比較してより少ない電力を消費する方法、及びシステムを提供する。【解決手段】 セット・アソシアティブ・キャッシュ・メモリが、第1の電力モードで動作している間、キャッシュ・メモリのN本(ここでNはN>1の整数である)までのウェイ数で情報が保管される。キャッシュ・メモリが第2の電力モードで動作している間、キャッシュ・メモリのM本(ここでMはN>M>0の整数である)までのウェイ数で情報が保管される。
請求項(抜粋):
セット・アソシアティブ・キャッシュ・メモリが第1の電力モードで動作している間、前記キャッシュ・メモリのN本(ここでNはN>1の整数である)までのウェイで情報を保管し、前記キャッシュ・メモリが第2の電力モードで動作している間、前記キャッシュ・メモリのM本(ここでMはN>M>0の整数である)までのウェイで前記情報を保管する、前記保管する動作を含む方法。
IPC (4件):
G06F 1/32 ,  G06F 1/26 ,  G06F 12/08 ,  G11C 7/00 311
FI (4件):
G06F 1/00 332 Z ,  G06F 12/08 Z ,  G11C 7/00 311 E ,  G06F 1/00 334 G
引用特許:
審査官引用 (3件)

前のページに戻る