特許
J-GLOBAL ID：200903057054774971
ディジタル自動利得制御用リニアライザ及びこれを用いたディジタル自動利得制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平10-161226
公開番号（公開出願番号）：特開平11-355078
出願日： 1998年06月10日
公開日（公表日）： 1999年12月24日
要約：
【要約】【課題】 広いダイナミックレンジに渡って精度の良い線形性を有し、集積化が容易なディジタル自動利得制御用リニアライザを実現する。【解決手段】 入力されるディジタルデータを構成する上位複数ビットの値に応じて送信特性を表す2つのデータが特性ROM101から出力され、ラッチ回路107及び108に保持される。加算器109及び1/2回路110によって、これらラッチ回路の両出力データの平均値計算が行われる。この計算結果は、フィードバック用のセレクタ111及び112に入力される。ラッチ回路107及び108の出力がこれらセレクタのもう一方の入力に接続されている。これらセレクタにおけるセレクトのための制御信号、すなわちセレクタ104に入力されるデータを、逐次的に切替えて、フィードバックを行う。【効果】フィードバック構成なので、回路規模を小さくでき、集積化が容易である。
請求項（抜粋）：
利得を自動的に制御するための可変利得制御素子を、入力ディジタルデータを変換したアナログ信号によって制御するためのディジタル自動利得制御用リニアライザであって、前記ディジタルデータを構成する上位複数ビットによって表現することのできる2値データの範囲のうちの上端に相当する上端データと下端に相当する下端データとを出力するメモリと、前記上端データ及び前記下端データのいずれか一方のデータと他方のデータとの平均値を算出しこの算出された平均値を前記他方のデータとして平均値算出を所定回数繰返す平均値算出手段とを含み、前記ディジタルデータのうち前記上位複数ビットを除く下位ビットの値に対応する回数だけ前記平均値算出手段における平均値算出を繰返し、前記平均値算出手段によって算出される平均値に応じて前記可変利得制御素子を制御するようにしたことを特徴とするディジタル自動利得制御用リニアライザ。
IPC (4件)：
H03G 3/30
, H03G 3/20
, H04B 1/16
, H04J 13/00
H03G 3/30 B
, H03G 3/20 A
, H03G 3/20 Z
, H04B 1/16 R
, H04J 13/00 A
