相補型不揮発性記憶回路

発明者：
出願人/特許権者：
代理人 (1件)：坂上正明
公報種別：公開公報
出願番号（国際出願番号）：特願2001-035803
公開番号（公開出願番号）：特開2002-237191
出願日： 2001年02月13日
公開日（公表日）： 2002年08月23日
要約：

【要約】 (修正有)【課題】 FLOTOX型の不揮発記憶回路において、書き込み電圧が低く、不揮発性メモリ素子のエンハンスメント状態とデプレッション状態のしきい値の差が小さくても、データを高速かつ確実に読み出すことができ、また書き換え可能な回数の多い不揮発性記憶回路を得ること。【解決手段】 1ビットのデータを互いに相補なデータを記憶する不揮発性メモリ素子106と112の二つの素子を使って保持することで、二つの不揮発性メモリ素子のしきい値電圧の差が小さくても確実にデータを読み出しことが可能になる。読み出しには差動型のセンスアンプ101を使用しその入力IN+とIN-にそれぞれData線とDataX線の電位を入力することで、わずかな電位差も検出することができるので、書き込みの浅いすなわちデプレッション状態とエンハンスメント状態のしきい値の差が小さな不揮発性メモリ素子対のデータも読み出し可能となる。

請求項（抜粋）：

FLOTOX型の電気的に書き換え可能な不揮発性記憶素子を用いた不揮発性記憶回路において、第一の不揮発性記憶素子のドレイン電極が少なくとも1つの第一の選択トランジスタを介して接続された第一のデータ線と、第二の不揮発性記憶素子のドレイン電極が少なくとも一つの第二の選択トランジスタを介して接続された第二のデータ線を有し、前記第一の不揮発性記憶素子のゲート電極は前記第二の不揮発性記憶素子のドレイン電極と接続され、前記第二の不揮発性記憶素子のゲート電極は前記第一の不揮発性記憶素子のドレイン電極と接続され、前記第一のデータ線は第一の電流負荷回路とセンスアンプ回路の第一の入力端子に接続され、前記第二のデータ線は第二の電流負荷回路と前記センスアンプ回路の第二の入力端子に接続され、前記第一の不揮発性記憶素子と前記第二の不揮発性記憶素子のソース電極はそれぞれスイッチングトランジスタを介して接地電位に接続されていて、1ビットのデータを前記第一の不揮発性記憶素子と前記第二の不揮発性記憶素子を用いて常に相補的に対となった正と負の論理状態を記憶することを特徴とする不揮発性記憶回路。

IPC (2件)：

G11C 16/04 , G11C 16/06

FI (3件)：

G11C 17/00 623 Z , G11C 17/00 621 A , G11C 17/00 634 Z

Fターム (6件)：

5B025AA02 , 5B025AC01 , 5B025AD04 , 5B025AD05 , 5B025AE07 , 5B025AE08

引用特許：

審査官引用 (3件)

特開平4-134795
特開平2-066798
特開平1-263999

前のページに戻る