特許

J-GLOBAL ID：200903057078923145

半導体装置およびその製造方法

発明者： 大西 和博 ,  鷲尾 勝由 ,  芝 健夫 ,  尾内 享裕 ,  玉置 洋一
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 薄田 利幸
公報種別：公開公報
出願番号（国際出願番号）：特願平5-332490
公開番号（公開出願番号）：特開平7-193026
出願日： 1993年12月27日
公開日（公表日）： 1995年07月28日
要約：

【要約】【目的】導電型の異なるシリコンの表面に、膜厚の等しいシリサイド膜を自己整合的に形成する。【構成】n型シリコン28の表面にp型不純物を導入した後、選択W-CVD法を用いてタングステン膜を上記n型シリコン27およびp型シリコン28の表面にそれぞれ形成し、熱処理によってタングステンシリサイド膜41を形成する。【効果】選択W-CVD法によるタングステンの堆積速度が、p型シリコンの表面とn型シリコンの表面で等しくなり、同一膜厚のタングステンシリサイド膜をp型およびn型シリコン上に同時に形成できる。

請求項（抜粋）：

表面の所望部分がそれぞれ露出された、第1導電型を有する第1領域および上記第1導電型とは逆の第2導電型を有する第2領域と、上記第1領域および第2領域の表面に、上記開口部を介してそれぞれ接続されたシリサイド膜を具備し、上記第2領域に接続された上記シリサイド膜は、上記第1導電型を有する不純物が含まれていることを特徴とする半導体装置。

IPC (8件)：

H01L 21/285 301 ,  C23C 16/04 ,  H01L 21/28 301 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 21/331 ,  H01L 29/73 ,  H01L 29/78

FI (3件)：

H01L 27/08 321 D ,  H01L 29/72 ,  H01L 29/78 301 X