特許
J-GLOBAL ID：200903057087523397
記録装置
発明者：
出願人/特許権者：
代理人 (1件)：
有我 軍一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平3-294727
公開番号（公開出願番号）：特開平5-131667
出願日： 1991年11月12日
公開日（公表日）： 1993年05月28日
要約：
【要約】【目的】本発明は、記録装置に関し、時分割する駆動パルスの各通電時間を更に小分割した通電時間内に通電されるべき発熱素子のサブブロックに続いて当該サブブロックが次に通電すべき多階調データを該各小分割した通電時間終了までに連続転送し、多階調各桁毎のデータ転送により印字速度を向上させることを目的とする。【構成】イネーブル信号XSTB1の期間T1対応の8つのサブブロックで通電され、T1に属するサブブロックの発熱素子H1 〜H2048は、多値データのうちの最上位桁のデータD3に従って発熱され、T1の間にシフトレジスタ15に64サイクルのクロック信号CK1が供給され、2番目の小分割した通電時間T2の開始とともに、3桁目のデータD2が転送されてドライバ回路13から発熱素子H1 〜H2048に通電出力される。通電時間T1〜T4内に通電されるべき多値印字データの転送数は、各サブブロック内の発熱素子数の64ビットとなる。
請求項（抜粋）：
画像データに基づいてライン上に配設された複数の発熱素子から構成したサーマルヘッドの発熱素子に駆動パルスを供給して記録紙に記録動作を行なう記録装置において、前記複数の発熱素子は、複数に時分割通電する駆動パルスにより複数のサブブロックに分割し、前記画像データに基づいてシリアルに転送入力される1ライン分の多階調データをサブブロック毎に格納してラッチ回路に転送するシフトレジスタと、該シフトレジスタから転送されるサブブロック毎の多階調データを所定のラッチタイミングでラッチして出力するラッチ回路と、該ラッチ回路から入力さるサブブロック毎の多階調データによりサブブロック毎に該時分割通電する駆動パルスを供給する駆動回路と、を設け、シフトレジスタでは、時分割する駆動パルスの各通電時間を更に小分割した通電時間内に通電されるべきサブブロックに続いて当該サブブロックが次に通電すべき多階調データを該各小分割した通電時間終了までに連続して格納してラッチ回路に転送することを特徴とする記録装置。
IPC (3件)：
B41J 2/355
, B41J 2/36
, H04N 1/23 102
B41J 3/20 114 A
, B41J 3/20 115 D
