特許

J-GLOBAL ID：200903057109299763

マイクロプロセッサ

発明者： 中木村 清
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-105119
公開番号（公開出願番号）：特開2000-298589
出願日： 1999年04月13日
公開日（公表日）： 2000年10月24日
要約：

【要約】【課題】 従来のマイクロプロセッサとの互換性をできるだけ維持しつつ、演算性能を向上させたマイクロプロセッサを提供する。【解決手段】 マイクロプロセッサ1は、演算ユニット7を含む複数個の演算ユニット7,8と、演算ユニット7,8と結合可能なレジスタ群6と、演算ユニット8の動作または非動作を指定する値を設定可能な制御レジスタ21と、制御レジスタ21に設定された値を参照して、演算ユニット8を動作状態または非動作状態に制御するためのデコーダ28と、制御レジスタ21に設定された値を参照して、演算ユニット7と、動作状態に制御された他の演算ユニットとに対して、レジスタ群6に含まれるレジスタを分配して割当てるためのデコーダ26とを含む。

請求項（抜粋）：

第1の演算ユニットを含む複数個の演算ユニットと、前記複数個の演算ユニットと結合可能なレジスタ群と、前記複数個の演算ユニットのうち、前記第1の演算ユニット以外の演算ユニットの各々を動作状態または非動作状態に指定する値を設定可能な制御情報格納手段と、前記制御情報格納手段に設定された値を参照して、前記第1の演算ユニット以外の演算ユニットの各々を動作状態または非動作状態に制御するための演算ユニット制御手段と、前記制御情報格納手段に設定された値を参照して、前記第1の演算ユニットと、前記演算ユニット制御手段によって動作状態に制御された演算ユニットとに対して、前記レジスタ群に含まれるレジスタを分配して割当てるためのレジスタ割当て手段とを含む、マイクロプロセッサ。

IPC (7件)：

G06F 9/38 370 ,  G06F 9/30 310 ,  G06F 9/30 330 ,  G06F 9/305 ,  G06F 9/30 360 ,  G06F 9/34 330 ,  G06F 15/78 510

FI (7件)：

G06F 9/38 370 A ,  G06F 9/30 310 B ,  G06F 9/30 330 A ,  G06F 9/30 360 ,  G06F 9/34 330 ,  G06F 15/78 510 P ,  G06F 9/30 340 A

Fターム (16件)：

5B013DD01 ,  5B013DD04 ,  5B033AA03 ,  5B033AA11 ,  5B033AA14 ,  5B033BA01 ,  5B033BC00 ,  5B033BD00 ,  5B033BD01 ,  5B033BF04 ,  5B033DD02 ,  5B033DD05 ,  5B062AA03 ,  5B062CC04 ,  5B062DD10 ,  5B062GG05