特許
J-GLOBAL ID：200903057120316386
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
稲岡 耕作 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-015264
公開番号（公開出願番号）：特開平6-232394
出願日： 1993年02月02日
公開日（公表日）： 1994年08月19日
要約：
【要約】【構成】耐酸化性膜23をマスクとして低濃度に不純物イオンが注入される。次に、耐酸化性膜23の側部にサイドウォールが形成され、このサイドウォールをマスクとして高濃度に不純物イオンが注入される。次に、耐酸化性膜23をマスクとした選択酸化処理により、フィールド酸化膜26が形成される。このとき、フィルド酸化膜26の直下に、1回目のイオン注入に対応した第1チャネルストッパ層31と、2回目のイオン注入に対応した第2チャネルストッパ層32とが形成される。その結果、素子形成領域41の近傍では不純物濃度が低く、素子分離領域42の中央付近では不純物濃度が高いチャネルストッパ層が得られる。【効果】素子形成領域41への不純物のしみ出しを防止できるから、狭チャネル効果を抑制できる。第2チャネルストッパ層32の働きにより、素子形成領域間を良好に分離できる。
請求項（抜粋）：
所定の導電型を有する半導体基板の素子形成領域の表面に耐酸化性膜をパターン形成する工程と、上記耐酸化性膜をマスクとして上記半導体基板に上記所定の導電型の不純物を所定の第1濃度で添加し、上記耐酸化性膜で被覆されていない領域に第1チャネルストッパ層を形成する工程と、上記耐酸化性膜の表面および上記耐酸化性膜で覆われていない上記半導体基板の表面に所定の薄膜を形成する工程と、この所定の薄膜をエッチバックして、上記耐酸化性膜の側部にサイドウォールを形成し、残余の部分の上記所定の薄膜を除去する工程と、上記耐酸化性膜および上記サイドウォールをマスクとして上記半導体基板に上記所定の導電型の不純物を上記第1濃度よりも高い第2濃度で添加し、上記耐酸化性膜または上記サイドウォールで被覆されていない領域に第2チャネルストッパ層を形成する工程と、上記サイドウォールを除去する工程と、上記耐酸化性膜をマスクとして上記半導体基板の表面を選択的に酸化し、素子分離用酸化膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
引用特許：
前のページに戻る
