特許
J-GLOBAL ID：200903057127583029
整流回路及び電源装置
発明者：
出願人/特許権者：
代理人 (1件)：
須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-335318
公開番号（公開出願番号）：特開平7-194107
出願日： 1993年12月28日
公開日（公表日）： 1995年07月28日
要約：
【要約】【目的】 MOS型FETを整流素子として用いた整流回路、電源装置の、MOS型FETドライブ用の制御回路の低コスト及び小形化を実現する。【構成】 MOS型FETQ6のドレイン電圧の立ち上りを微分パルス発生回路C11、R11、D11、IC12-2により検出し、この検出信号をフリップフロップC14-1、IC14-2にて、パルス発生回路D12、R12、C12のパルス幅TCRの時間だけラッチする。そして3入力ANDゲートIC11にて、上記フリップフロップのラッチ信号とインバータIC12-1の出力であるドレイン電圧の反転信号との論理積をとり、その結果をゲートドライブ信号としてMOS型FETQ6に出力する。これによりMOS型FETQ6は、ドレインに印加された正電圧が除去されてからオン状態になり、次にドレインに正電圧が印加される前にオフ状態となるといった最適なオン/オフ切り替えのタイミングでドライブされる。
請求項（抜粋）：
MOS型FETを整流素子として用いて構成される整流回路において、前記MOS型FETのドレインに印加される正電圧の立ち上がりを検出する検出手段と、前記検出手段により検出された正電圧の立ち上がりのタイミングを基準として、少なくとも前記ドレインに正電圧が印加される間は前記MOS型FETがオフとなる、前記MOS型FETの最適なオン/オフ切替タイミングを生成するタイミング生成手段と、前記タイミング生成手段によって生成されたオン/オフ切替タイミングに従って、前記MOS型FETにゲートドライブ信号を出力するドライブ信号出力手段とを具備することを特徴とする整流回路。
IPC (2件)：
前のページに戻る
