特許
J-GLOBAL ID:200903057131578307

クロック断検出回路

発明者:
出願人/特許権者:
代理人 (1件): 京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-333238
公開番号(公開出願番号):特開平10-173637
出願日: 1996年12月13日
公開日(公表日): 1998年06月26日
要約:
【要約】【課題】 クロック断発生時に確実にクロック断検出ができるコンパクトなクロック断検出回路を得る。【解決手段】 本発明のクロック断検出回路は、クロック入力?@を遅延させる遅延回路3、クロック入力?@と遅延回路3の出力?AとのエクスクルーシブORをとるエクスクルーシブOR回路9、エクスクルーシブOR回路の出力?Bが入力され、導通時にキャパシタ6を電源電圧(ハイレベル相当)5まで充電するPチャネルMOSトランジスタ1、基準電圧4が印加され、キャパシタ6を定電流で放電するNチャネルMOSトランジスタ2、基準電圧8の出力?Dとキャパシタ6の端子間電圧?Cとを比較する比較器7で構成される。
請求項(抜粋):
クロック入力を遅延するクロック遅延手段と、前記クロック遅延手段の入力信号と出力信号との排他的論理和をとる排他的論理和手段と、前記排他的論理和手段の出力パルス信号の極性に応じてキャパシタを電源電圧まで急速に充電するキャパシタ充電手段と、前記キャパシタ充電手段と相補的に動作し前記キャパシタを定電流で放電するキャパシタ放電手段と、前記キャパシタの端子電圧を第一の基準電圧と比較し前記キャパシタ放電手段の動作時に前記キャパシタの端子電圧が前記第一の基準電圧と交差したタイミングでクロック断を検出するクロック断検出手段とを含むことを特徴とするクロック断検出回路。
IPC (3件):
H04L 7/00 ,  H03K 5/19 ,  H04L 25/02 301
FI (3件):
H04L 7/00 H ,  H03K 5/19 L ,  H04L 25/02 301 C

前のページに戻る