特許
J-GLOBAL ID：200903057141041980
ヘテロ接合FET
発明者：
,
出願人/特許権者：
代理人 (1件)：
吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-200945
公開番号（公開出願番号）：特開平8-064807
出願日： 1994年08月25日
公開日（公表日）： 1996年03月08日
要約：
【要約】【目的】 優れた雑音特性を有するヘテロ接合FETを得る。【構成】 半絶縁性InP基板1上に、アンドープAlInAsバッファ層2、i-In yGa1- yAsチャンネル層3、n-In xGa1- xAsチャンネル層30、アンドープAlInAsショットキー形成層5を順に形成し、アンドープAlInAsショットキー形成層5上にn-InGaAsコンタクト層6とゲート電極9を形成し、n-InGaAsコンタクト層6上にソース電極7とドレイン電極8を形成する。【効果】 i-In yGa1- yAsチャンネル層3とn-In xGa1- xAsチャンネル層30の接合面付近に誘起される2次元電子ガスを介してソース電極7とドレイン電極8の間に電流が流れることにより、電子がn型不純物を高濃度に含むInGaAsチャンネル層を通過することにより発生する雑音を抑えることができる。
請求項（抜粋）：
比較的低不純物濃度のIn yGa1- yAs層と、前記In yGa1- yAs層上に形成され、少なくとも一部に比較的高不純物濃度のn型層を有するIn xGa1- xAs層と、を有するチャンネル層、を備えたヘテロ接合FET。
IPC (3件)：
H01L 29/778
, H01L 21/338
, H01L 29/812
