特許

J-GLOBAL ID：200903057153488646

多数のオペレ-ティングシステムインスタンス及びソフトウェア制御式リソ-ス割り当てを伴うマルチプロセッサコンピュ-タア-キテクチャ

発明者： スティーヴン エイチ ザレウスキー ,  アンドリュー エイチ メイソン ,  グレゴリー エイチ ジョーダン ,  カレン エル ノエル ,  ジェームズ アール コーフマン ,  ポール ケイ ハーター ジュニア ,  フレデリック ジー クラインソーガ ,  スティーヴン エフ シャロン
出願人/特許権者： ディジタル イクイプメント コーポレイション
代理人 (1件)： 中村 稔 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-043629
公開番号（公開出願番号）：特開平11-316747
出願日： 1998年11月04日
公開日（公表日）： 1999年11月16日
要約：

【要約】 (修正有)【課題】 プロセッサ及び他のコンピュータハードウェアリソースが区画においてグループ編成され、その各々がオペレーティングシステムインスタンスを有するようなマルチプロセッサコンピュータアーキテクチャを提供する。【解決手段】 多数の物理的プロセッサ及びリソースを伴う物理的マシンは、ソフトウェアにより多数の区画に分割され、その各々は、オペレーティングシステムの個別のコピー又はインスタンスを実行する。異なる時間に、異なるオぺレーティングシステムインスタンスが所与の区画にロードされる。CPU及びメモリのようなリソースは、異なる区画に動的に指定することができ、そして構成を変更することによりマシン内で実行されるオペレーティングシステムのインスタンスにより使用することができる。又、区画それ自体も、構成ツリーを変更することにより、システムを再ブートせずに、変更することができる。

請求項（抜粋）：

プロセッサ、メモリ及びI/O回路を含む複数のシステムリソースを有するコンピュータシステムにおいて、各プロセッサが全てのメモリ及び少なくとも幾つかのI/O回路に電気的にアクセスするようにプロセッサ、メモリ及びI/O回路を電気的に相互接続するための相互接続メカニズムと、システムリソースを複数の区画に分割するためのソフトウェアメカニズムと、複数の区画で実行される少なくとも1つのオペレーティングシステムインスタンスと、を備えたことを特徴とするコンピュータシステム。

IPC (4件)：

G06F 15/16 640 ,  G06F 9/46 350 ,  G06F 9/46 360 ,  G06F 15/177 681

FI (4件)：

G06F 15/16 640 Z ,  G06F 9/46 350 ,  G06F 9/46 360 C ,  G06F 15/177 681 Z

引用特許：

審査官引用 (1件)

• 多数のオペレーティングシステムインスタンス及びソフトウェア制御式リソース割り当てを伴うマルチプロセッサコンピュータアーキテクチャ
  公報種別：公開公報   出願番号：特願平10-350660   出願人：ディジタルイクイプメントコーポレイション