CMOS多数決回路

発明者： ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-038280
公開番号（公開出願番号）：特開2001-230665
出願日： 2000年02月16日
公開日（公表日）： 2001年08月24日
要約：

【要約】【課題】 CMOS回路により形成された選択回路において、トランジスタ間のコンダクタンスの不一致に基づく誤動作を防止し、大きなファンインを実現する。【解決手段】複数の2値信号に対する入力部となるゲートをそれぞれ有する複数の並列接続されたCMOS回路を有し、このCMOS回路を構成する各第1ゲート導電型および第2ゲート導電型のトランジスタ(5,8)がそれぞれ対応する同一導電型の電流制御トランジスタ(6,7)と直列接続されている2値信号検出部(14)と、2値信号検出部のノードの電位の変化応じて2値入力信号の多数決出力である2値出力を生成する出力インバータ回路(15)と、上記各電流制御MOSトランジスタのゲートを制御するバイアス回路(13)とを有する多数決回路。

請求項（抜粋）：

複数の2値信号に対する入力部となるゲートをそれぞれ有する複数の並列接続された第1のCMOS回路を有し、前記第1のCMOS回路を構成する各第1ゲート導電型および第2ゲート導電型のトランジスタはそれぞれ対応する同一導電型の電流制御MOSトランジスタと直列接続されており、前記第1のCMOS回路の出力部がそれぞれ接続されたノードの電位が前記複数の2値信号の“1”および“0”の組み合わせによって変化する2値信号検出部と、前記2値信号検出部の前記ノードの電位の変化に応じて、前記複数の2値信号の多数決出力である2値出力を生成する出力回路と、前記各電流制御MOSトランジスタのゲートを制御するバイアス回路とを有することを特徴とする多数決回路。

IPC (2件)：

H03K 19/23 , H03K 19/0948

FI (2件)：

H03K 19/23 , H03K 19/094 B

Fターム (17件)：

5J042AA10 , 5J042BA16 , 5J042CA08 , 5J042CA27 , 5J042DA01 , 5J042DA03 , 5J056AA03 , 5J056BB02 , 5J056BB38 , 5J056BB57 , 5J056CC00 , 5J056DD13 , 5J056DD29 , 5J056DD43 , 5J056EE12 , 5J056FF10 , 5J056GG14

引用特許：

出願人引用 (6件)

特開昭48-052461
特開昭59-011036
特開平2-243019

全件表示

前のページに戻る