特許
J-GLOBAL ID:200903057200504566
半導体不揮発性メモリデバイス
発明者:
,
出願人/特許権者:
代理人 (3件):
津軽 進
, 宮崎 昭彦
, 青木 宏義
公報種別:公表公報
出願番号(国際出願番号):特願2002-509111
公開番号(公開出願番号):特表2004-503113
出願日: 2001年06月29日
公開日(公表日): 2004年01月29日
要約:
基板内にソース領域(6)、ドレイン領域(7)、及びソース(6)とドレイン(7)との間のチャネル領域(10)を持ち、該基板上に、フローティングゲート絶縁層によってチャネル領域(10)から分離されるフローティングゲート(9)を持つ半導体基板(1)における、少なくとも一つのビットを保存するための不揮発性メモリセルと、該フローティングゲートに隣接し、選択ゲート絶縁層(8)によって該チャネル領域から分離される選択ゲート(11)と、コントロールゲート絶縁層によってフローティングゲート(9)から分離されるコントロールゲート(5)とを有し、該フローティングゲートが非導通性電荷捕獲誘電層(9)であるような半導体デバイス。
請求項(抜粋):
半導体基板に少なくとも一つのビットを保存するための不揮発性メモリセルを有する半導体デバイスにおいて、前記半導体デバイスが前記基板内にソース領域、ドレイン領域、及び前記ソース領域と前記ドレイン領域との間のチャネル領域を有し、前記基板上に、フローティングゲート絶縁層によって前記チャネル領域から分離されるフローティングゲートと、前記フローティングゲートに隣接し、選択ゲート絶縁層によって前記チャネル領域から分離される選択ゲートと、コントロールゲート絶縁層によって前記フローティングゲートから分離されるコントロールゲートとを有し、前記コントロールゲートが側壁スペーサとして作成され、前記フローティングゲートが非導通性電荷捕獲誘電層であることを特徴とする半導体デバイス。
IPC (4件):
H01L21/8247
, H01L27/115
, H01L29/788
, H01L29/792
FI (2件):
H01L29/78 371
, H01L27/10 434
Fターム (28件):
5F083EP02
, 5F083EP18
, 5F083EP23
, 5F083EP32
, 5F083EP35
, 5F083EP48
, 5F083ER02
, 5F083ER06
, 5F083ER14
, 5F083ER22
, 5F083ER30
, 5F083GA09
, 5F083JA04
, 5F083KA08
, 5F083PR09
, 5F083PR40
, 5F101BA02
, 5F101BA45
, 5F101BB04
, 5F101BB05
, 5F101BC11
, 5F101BD02
, 5F101BD10
, 5F101BD22
, 5F101BE02
, 5F101BE05
, 5F101BE07
, 5F101BH19
前のページに戻る