特許
J-GLOBAL ID：200903057217539193
マイクロコンピュータ、及びエミュレータ
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平4-105779
公開番号（公開出願番号）：特開平5-282471
出願日： 1992年03月31日
公開日（公表日）： 1993年10月29日
要約：
【要約】【目的】 内蔵メモリと相互に重複するアドレスを持つ複数の外部メモリをアクセス条件を変えて利用可能にすることである。【構成】 エミュレーションメモリ331はエミュレーション用プロセッサ1の内蔵ROMを代替し、ユーザプログラムを保有する。エミュレーションメモリ332はエミュレーションプログラムを保有する。エミュレーション制御回路40は、プロセッサ1がユーザプログラムを実行しているかエミュレーションプログラムを実行しているかに応じてメモリ331又は332をチップ選択制御する。プロセッサ1内蔵のバス制御回路は、プロセッサ1によるユーザプログラムの実行に応じてメモリ331のアクセス条件を16ビットデータバス・2ステートとし、エミュレーションプログラムの実行に応じてメモリ332のアクセス条件を8ビットデータバス・3ステートとする。
請求項（抜粋）：
中央処理装置とメモリを内蔵した1チップ型のマイクロコンピュータにおいて、内蔵メモリに割当てられた所定のアドレスに対するアクセスを、選択的に外部メモリのアクセスに切替え制御すると共に、その切替えに応じて前記中央処理装置によるアクセス条件を変更可能に指示するバス制御手段を設けて成るマイクロコンピュータ。
IPC (6件)：
G06F 15/78 510
, G06F 15/78
, G06F 11/22 340
, G06F 11/22
, G06F 11/28
, G06F 13/16 510
