特許
J-GLOBAL ID：200903057219804684
半導体素子製造用スケジューリング装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
大島 陽一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-186303
公開番号（公開出願番号）：特開平8-031709
出願日： 1994年07月15日
公開日（公表日）： 1996年02月02日
要約：
【要約】【目的】 複雑な半導体製造ルールや処理装置のメンテナンス作業予定をも考慮してスケジュールと実作業とが一致すると共に効率的なスケジューリングが可能なスケジューリング装置を提供する。【構成】 連続する工程間の時間制限、ロット毎の固有の事情及び処理装置に於て一定量の処理をした後に必要となるメンテナンス作業を考慮し、更に異なるロット同士で同時に同じ装置で処理可能な場合のバッチ処理を可能とすることで、実際の作業と一致し、かつその高効率化を図れるような高精度のスケジューリング結果を得ることができる。
請求項（抜粋）：
各ロット毎に複数の処理を行う複数のロットを、工程順に各処理に対応する装置に投入するタイミングを設定するべく、前記各ロットの処理工程に関するデータを記憶するロットデータベースと、前記各工程に関するデータを記憶する工程データベースと、前記各装置に関するデータを記憶する装置データベースと、前記各データベースに接続され、該データベースに格納されているデータを基にスケジューリングするシミュレーションエンジンとを有し、前記各ロットの工程を経時的にシミュレートして、或る前記ロットの任意の複数工程間に時間制限を有する場合に前記各工程を連続した1つの工程とみなし、かつ前記装置のメンテナンス予定をシミュレーションによる該装置の積算処理枚数及び/または積算処理時間から算出して優先的に、更に異なるロット同士で同じ処理を行う場合に時間制限及び装置の容量制限の許す範囲で同時に処理を行うように、前記シミュレーションエンジンにて各時刻に於ける前記各処理装置の製造スケジュールを設定するようになっていることを特徴とする半導体素子製造用スケジューリング装置。
IPC (3件)：
H01L 21/02
, G06F 17/60
, B23Q 41/08
