特許
J-GLOBAL ID：200903057220637848
半導体記憶装置
発明者：
出願人/特許権者：
,
代理人 (1件)：
石川 泰男
公報種別：公開公報
出願番号（国際出願番号）：特願平3-187440
公開番号（公開出願番号）：特開平5-036273
出願日： 1991年07月26日
公開日（公表日）： 1993年02月12日
要約：
【要約】【目的】 ビット線の電位変化を検出して記憶データの判定がなされる半導体記憶装置に関し、動作マージンのない不良セルの検出がウエハプロセス終了段階の試験においてより高度化され、冗長セルへの切り換えを確実にすることを目的とする。【構成】 データ読出し時に選択されたメモリセルMのビット線の電位を検出し、その検出された電位により記憶データを判定してデータ信号を出力するセンス・アンプSAを備えた半導体記憶装置において、試験時に、前記データの読出し時に選択されたメモリセルMのビット線の電位を降下させる電位降下手段VMを構成する。
請求項（抜粋）：
データ読出し時に選択されたメモリセル(M)のビット線の電位を検出し、その検出された電位により記憶データを判定してデータ信号を出力するセンス・アンプ(SA)を備えた半導体記憶装置において、試験時に、前記データの読出し時に選択されたメモリセル(M)のビット線の電位を降下させる電位降下手段(VM)を、備えたことを特徴とする半導体記憶装置。
IPC (2件)：
G11C 11/401
, G11C 29/00 303
