特許
J-GLOBAL ID：200903057228162091
キャッシュメモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
山口 孝雄
公報種別：公表公報
出願番号（国際出願番号）：特願平5-515384
公開番号（公開出願番号）：特表平8-504042
出願日： 1993年03月02日
公開日（公表日）： 1996年04月30日
要約：
【要約】メインアドレス(AP)および場合によってはデータ(D)を含むリクエスト(REQ)を受けるための少なくとも1つの入出力(ESRQ)と、アドレス指定可能なメインメモリ(MP)またはアドレス指定可能な他のキャッシュメモリに対する少なくとも1つの入出力(ESMP)と、データを含むようになったLi個のラインをそれぞれ有する複数X個のメモリバンク(BCi)(iはXより小さく0より大きい)と、上記リクエスト(REQ)が含むメインアドレス(AP)と各メモリバンク(BCi)におけるローカルアドレス(AL)とを各メモリバンク(BCi)に対する所定の法則(fi)によって関連付けてリクエスト(REQ)に応答するようになった手段(CAL)と、受けたリクエストに応じてキャッシュメモリにロードするための手段(CHA)とを備え、各メモリバンクにおいて上記ラインはローカルアドレス(AL)によって個別に指定可能であり、メモリバンク(BCi)においてこのように指定されたラインは、メインアドレスによって参照されたデータを含むことのできるメモリバンクの1つの特定ラインである、キャッシュメモリ装置。上記所定の法則(fi)のうち少なくとも2つは当該メモリバンクにしたがって実質的に別個であり、当該2つのメモリバンクは個別にアドレス指定されることによって、上記キャッシュメモリにおけるデータアクセスの際の平均成功率が改善される。
請求項（抜粋）：
メインアドレス(AP)および場合によってはデータ(D)を含むリクエスト(REQ)を受けるための少なくとも1つの入出力(ESRQ)と、 アドレス指定可能なメインメモリ(MP)またはアドレス指定可能な他のキャッシュメモリに対する少なくとも1つの入出力(ESMP)と、 データを含むようになったLi個のラインをそれぞれ有する複数X個のメモリバンク(BCi)(iはXより小さく0より大きい)と、 上記リクエスト(REQ)が含むメインアドレス(AP)と各メモリバンク(BCi)におけるローカルアドレス(AL)とを各メモリバンク(BCi)に対する所定の法則(fi)によって関連付けてリクエスト(REQ)に応答するようになった手段(CAL)と、 受けたリクエストに応じてキャッシュメモリにロードするための手段(CHA)とを備え、 各メモリバンクにおいて上記ラインはローカルアドレス(AL)によって個別に指定可能であり、メモリバンク(BCi)においてこのように指定されたラインは、メインアドレスによって参照されたデータを含むことのできるメモリバンクの1つの特定ラインである、キャッシュメモリ装置において、 上記所定の法則(fi)のうち少なくとも2つは当該メモリバンクにしたがって実質的に別個であり、当該2つのメモリバンクは個別にアドレス指定されることによって、上記キャッシュメモリにおけるデータアクセスの際の平均成功率が改善されることを特徴とする装置。
IPC (2件)：
G06F 12/08
, G06F 12/08 310
