特許
J-GLOBAL ID：200903057250848592
電界効果トランジスタ
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-123421
公開番号（公開出願番号）：特開平7-335867
出願日： 1994年06月06日
公開日（公表日）： 1995年12月22日
要約：
【要約】【目的】 選択エッチング技術を利用することができ、高性能で且つ均一性や再現性に優れた2段リセス構造のヘテロ接合電界効果トランジスタを提供する。【構成】 半絶縁性GaAs基板1上に、アンドープGaAsとアンドープAlGaAsとからなるバッファ層2と、n型AlGaAs電子供給層3と、アンドープInGaAsチャネル層4と、n型AlGaAsとアンドープAlGaAsからなるAlGaAs電子供給層5と、n型InGaPコンタクト下層16と、n型GaAsコンタクト上層7とを有し、AlGaAs電子供給層5上にゲート電極、GaAsコンタクト上層7上にソース電極とドレイン電極を形成する。2段リセス構造のFETのドレイン電流の増加と、ゲート耐圧の向上を達成できる。
請求項（抜粋）：
不純物を意図的に添加しないかまたは十分に低い濃度で添加したGaAsまたはInGaAsからなる第1の半導体層と、該第1の半導体層に接して厚さ方向の全域または局所的にn型不純物が添加されたAlGaAsからなる第2の半導体層と、該第2の半導体層に接してn型不純物が添加されたInGaPからなる第3の半導体層と、該第3の半導体層に接してn型不純物が添加されたGaAsからなる第4の半導体層と、前記第4の半導体層を貫通して設けられた第1のリセス開口と、該第1のリセス開口の内部に前記第3の半導体層を貫通して設けられた第2のリセス開口と、該第2のリセス開口の底部に露出した前記第2の半導体層の表面に形成されたゲート電極と、前記第4の半導体層の上に前記第1のリセス開口を挟んで両側に形成されたソース電極とドレイン電極とを備えてなることを特徴とする電界効果トランジスタ。
IPC (3件)：
H01L 29/778
, H01L 21/338
, H01L 29/812
