特許

J-GLOBAL ID：200903057271447261

半導体装置

発明者： 宮野 英俊
出願人/特許権者： ソニー株式会社
代理人 (1件)： 田辺 恵基
公報種別：公開公報
出願番号（国際出願番号）：特願平10-171860
公開番号（公開出願番号）：特開2000-012727
出願日： 1998年06月18日
公開日（公表日）： 2000年01月14日
要約：

【要約】【課題】基板に形成される配線パターンの引出し効率を向上することによつて基板構成を簡易化し得る半導体装置を提案する。【解決手段】半導体素子11及び配線基板20間に介挿され、半導体素子11の電極12及び配線基板20のランド21を導体部によつて導通接続する半導体装置10の介挿基板10Dにおいて、複数の導体部の配線基板20の複数のランド21との接合部にそれぞれ形成された複数の介挿基板ランド16A、16B、16Cを複数の配列間隔PA、PB、PCで格子状に形成することにより、介挿基板ランド16A間に形成される配線パターンL13を必要に応じて複数形成することができる。また、これに応じて配線基板20においてもランド21A間に形成される配線パターンL23を必要に応じて複数形成できる。

請求項（抜粋）：

配線基板に実装される半導体装置において、半導体素子と、上記半導体素子及び上記配線基板間に介挿され、上記半導体素子の電極及び上記配線基板のランドを導体部によつて導通接続する介挿基板と、上記介挿基板の複数の上記導体部と上記配線基板の複数のランドとの接合部にそれぞれ形成され、複数の配列間隔で格子状に配列された複数の介挿基板ランドとを具えることを特徴とする半導体装置。

IPC (3件)：

H01L 23/12 ,  H01L 21/60 301 ,  H01L 21/60 311

FI (4件)：

H01L 23/12 Q ,  H01L 21/60 301 A ,  H01L 21/60 311 S ,  H01L 23/12 N

Fターム (3件)：

4M105AA01 ,  4M105AA09 ,  5F044AA05