特許

J-GLOBAL ID：200903057305373718

半導体装置

発明者： 杉町 達也
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-107697
公開番号（公開出願番号）：特開平5-304251
出願日： 1992年04月27日
公開日（公表日）： 1993年11月16日
要約：

【要約】 (修正有)【目的】 本発明は、半導体装置に関し、キャパシタ絶縁膜の耐圧劣化を防ぐことができ、しかもキャパシタ絶縁膜全体の厚さを薄くして容量を増加することができる半導体装置を提供することを目的とする。【構成】 キャパシタ下部電極17上にキャパシタ絶縁膜18が形成され、該キャパシタ絶縁膜上にアルミニウム又はその合金からなるキャパシタ上部電極22が形成されてなるキャパシタを有する半導体装置において、該キャパシタ絶縁膜18が少なくとも3層以上の絶縁膜の積層構造19,20,21からなり、該積層構造のうち、中間層20は最上層21に比較してアルミニウムと反応しがたい膜からなり、該最上層21は該中間層20に対してエッチングの選択性を有する膜からなるように構成する。

請求項（抜粋）：

キャパシタ下部電極上にキャパシタ絶縁膜が形成され、該キャパシタ絶縁膜上にアルミニウム又はその合金からなるキャパシタ上部電極が形成されてなるキャパシタを有する半導体装置において、該キャパシタ絶縁膜が少なくとも3層以上の絶縁膜の積層構造からなり、該積層構造のうち、中間層は最上層に比較してアルミニウムと反応しがたい膜からなり、該最上層は該中間層に対してエッチングの選択性を有する膜からなることを特徴とする半導体装置。

IPC (5件)：

H01L 27/04 ,  H01L 21/90 ,  H01L 27/108 ,  H01L 21/316 ,  H01L 21/318