特許
J-GLOBAL ID：200903057307212614
同期検出方法及び装置並びに同期検出装置を用いた通信システム並びに受信方法及び装置並びに記憶媒体
発明者：
出願人/特許権者：
代理人 (1件)：
渡部 敏彦
公報種別：公開公報
出願番号（国際出願番号）：特願平10-175311
公開番号（公開出願番号）：特開平11-355317
出願日： 1998年06月09日
公開日（公表日）： 1999年12月24日
要約：
【要約】【課題】 同期検出回路をハードウェアとして一度作成した場合でも、ハードウェアを作り直すことなく、生成多項式の変更や、セルヘッダのビット長の変更に対応することができる通信システムにおける同期検出方法及び装置並びに通信システム並びに受信方法及び装置する。【解決手段】 生成多項式の変更やセルヘッダのビット長の変更が生じた場合は、DSP100内部の式(18)演算部105と、式(19)演算部106の処理を変更するように、MPU101から再度プログラミングする。
請求項（抜粋）：
セルヘッダとデータとから構成されるセルを用いてネットワークを介して通信を行う通信システムにおける同期検出方法であって、前記セルを送出する側は、前記セルヘッダの一部を構成するセルヘッダ情報に対して、次数mの生成多項式G(x)によりCRC(Cyclic Redundancy Check)演算を行うことにより剰余多項式を計算し、前記セルヘッダ情報と前記剰余多項式を共に含む符号語を前記セルヘッダとして通信したい情報に付加して前記セルを送出し、前記セルを受信する側は、受信したセル流に対して、前記次数mの生成多項式G(x)によりCRC演算を行うことによりシンドロームを計算し、前記シンドロームの値が前記ネットワークで定められた値になる位置を検出することにより、ビット列から前記セルヘッダの位置を特定するセル同期検出処理に対して順次行うシンドローム演算をDSP(Digital Signal Processor)により処理し、該DSPの動作をMPU(Micro Processor Unit)により制御することを特徴とする通信システムにおける同期検出方法。
IPC (4件)：
H04L 12/28
, H03M 13/00
, H04Q 3/00
, H04L 7/04
H04L 11/20 D
, H03M 13/00
, H04Q 3/00
, H04L 7/04 A
