特許

J-GLOBAL ID：200903057313792401

メモリ状態検出回路

発明者： 黒岩 宏
出願人/特許権者： 日本電気エンジニアリング株式会社
代理人 (1件)： 鈴木 正剛
公報種別：公開公報
出願番号（国際出願番号）：特願平7-099074
公開番号（公開出願番号）：特開平8-292874
出願日： 1995年04月25日
公開日（公表日）： 1996年11月05日
要約：

【要約】【目的】 メモリ容量の増大に伴う回路規模の増加を抑えることができるメモリ状態検出回路を提供する。【構成】 データを読み書きするためのメモリ1、メモリ1にライトアドレスを与えるライトアドレスカウンタ2及びリードアドレスを与えるリードアドレスカウンタ3、ライトアドレスとリードアドレスとの一致を検出するコンパレータ4、ライトアドレスカウンタ2及びリードアドレスカウンタ3の周回をそれぞれカウントするライトサイクルカウンタ5及びリードサイクルカウンタ6、並びにコンパレータ4、ライトサイクルカウンタ5、及びリードサイクルカウンタ6の出力に基づいてメモリ1のフル状態またはエンプティ状態を判定する判定回路7から構成される。

請求項（抜粋）：

データを読み書きするメモリのフル状態やエンプティ状態を検出するためのメモリ状態検出回路において、前記メモリにライトアドレスを与えるライトアドレスカウンタ手段、前記メモリにリードアドレスを与えるリードアドレスカウンタ手段、前記ライトアドレスと前記リードアドレスの一致を検出するコンパレータ手段、前記ライトアドレスカウンタ手段及び前記リードアドレスカウンタ手段のカウンタキャリーを入力して各カウンタ手段の周回をそれぞれカウントする周回カウント手段、並びに、前記ライトサイクルカウンタ手段、前記リードサイクルカウンタ手段、及び前記コンパレータ手段の出力に基づいて前記メモリのフル状態またはエンプティ状態を判定する判定手段を有することを特徴とするメモリ状態検出回路。

IPC (4件)：

G06F 5/06 313 ,  G06F 12/00 594 ,  G06F 13/38 310 ,  H04L 13/08

FI (4件)：

G06F 5/06 313 ,  G06F 12/00 594 ,  G06F 13/38 310 D ,  H04L 13/08