サンプルホールド回路

発明者：
出願人/特許権者：
代理人 (1件)：渡辺望稔 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-241229
公開番号（公開出願番号）：特開2000-076884
出願日： 1998年08月27日
公開日（公表日）： 2000年03月14日
要約：

【要約】【課題】サンプル用スイッチのクロックフィードスルーによる影響や、オペアンプの入力オフセット電圧のばらつきによって、アナログ出力電圧の精度が低下するのを防止することができるサンプルホールド回路を提供する。【解決手段】マスターのサンプルホールド部と少なくとも1つのスレーブのサンプルホールド部とを各々直列に接続し、アナログ入力電圧をサンプリングする時に、マスターのサンプルホールド部のサンプル用スイッチをオフさせた後、スレーブのサンプルホールド部のサンプル用スイッチをオフさせるようにすることにより、上記課題を解決する。

請求項（抜粋）：

マスターのサンプルホールド部と、このマスターのサンプルホールド部に各々直列に接続された少なくとも1つのスレーブのサンプルホールド部とを有し、前記マスターおよびスレーブのサンプルホールド部が各々、アナログ入力電圧をサンプリングするサンプル用スイッチと、このサンプル用スイッチによってサンプリングされた前記アナログ入力電圧を保持するホールド用コンデンサと、このホールド用コンデンサに保持された前記アナログ入力電圧をアナログ出力電圧として出力するオペアンプとを有することを特徴とするサンプルホールド回路。

IPC (3件)：

G11C 27/02 602 , G11C 27/02 601 , H03M 1/12

FI (3件)：

G11C 27/02 602 D , G11C 27/02 601 N , H03M 1/12 A

前のページに戻る