特許

J-GLOBAL ID：200903057329963478

発振回路

発明者： 石川 勝哉 ,  松井 孝至
出願人/特許権者： 富士通株式会社
代理人 (1件)： 鈴木 榮祐
公報種別：公開公報
出願番号（国際出願番号）：特願平3-241417
公開番号（公開出願番号）：特開平5-083089
出願日： 1991年09月20日
公開日（公表日）： 1993年04月02日
要約：

【要約】【目的】 本発明は複数の遅延回路を縦続接続して、より高周波のパルス出力を発振させる回路に関し、発振回路は構成段数を変えずに、且つ発振ループ回路の周波数を上昇させずに、発振周波数を奇数倍に高くすることの出来る発振回路を提供することを目的とする。【構成】 複数段の遅延回路を縦続接続し、終段出力を初段入力へ帰還して構成した発振回路において、前記遅延回路を差動入力・差動出力により構成し、前記各段の出力信号波形について、通常出力と反転出力はを各別に取り出し、前記各出力が印加されて演算される論理演算回路と、各論理演算回路の出力の合成回路とを具備し、前記合成回路の出力を発振回路出力とすることで構成する。

請求項（抜粋）：

複数段の遅延回路を縦続接続し、終段出力を初段入力へ帰還して構成した発振回路において、前記遅延回路を差動入力・差動出力段(4-1)(4-2)(4-3) -により構成し、前記各段の出力信号波形について、通常出力と反転出力とを各別に取り出し、前記各出力が印加されて演算される論理演算回路(7-1)(7-2)(7-3) -と、各論理演算回路出力の合成回路(8) とを具備し、前記合成回路(8) 出力を発振回路出力とすることを特徴とする発振回路。