特許

J-GLOBAL ID：200903057345415510

半導体装置

発明者： 阿部 克彦
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-006213
公開番号（公開出願番号）：特開平5-190681
出願日： 1992年01月17日
公開日（公表日）： 1993年07月30日
要約：

【要約】【目的】 専用の試作品を作ることなく多数の項目に関する特性評価を実施しうるゲートアレイ集積回路等を実現する。これにより、そのフォトリソグラフィ処理にステップ&リピート型縮小型露光装置が用いられるゲートアレイ集積回路等の開発期間を縮小し、その開発経費を削減する。【構成】 ゲートアレイ集積回路等が形成されるウエハのダイシング用の切断領域DEに、多数のテスト素子TEを形成し、ゲートアレイ集積回路本体LSIが形成されるべき所定の本体領域GZならびに切断領域DEの一部に、テスト素子TEを用いるためのテストパッドTP及び結合配線をマスタースライスによって選択的に形成する。

請求項（抜粋）：

ウエハ面の本体領域に形成される集積回路と、ウエハ面の切断領域に形成され上記集積回路の特性評価に供されるテスト素子とを具備し、上記テスト素子に係るテストパッド及び結合配線が、マスタースライスにより所定の上記本体領域に選択的に形成されることを特徴とする半導体装置。

IPC (4件)：

H01L 21/82 ,  H01L 21/027 ,  H01L 21/66 ,  H01L 27/118

FI (3件)：

H01L 21/82 T ,  H01L 21/30 311 L ,  H01L 21/82 M