特許

J-GLOBAL ID：200903057348399192

集積回路において平坦化した浅いトレンチ分離を製造する方法及びそれにより製造された構成体

発明者： フ-タイ リヨウ ,  フーセン チエン
出願人/特許権者： エスジーエス-トムソン・マイクロエレクトロニクス・インコーポレイテツド
代理人 (1件)： 小橋 一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-081753
公開番号（公開出願番号）：特開平5-102296
出願日： 1992年04月03日
公開日（公表日）： 1993年04月23日
要約：

【要約】 (修正有)【目的】隣接する活性領域の表面と実質的に同一面状である表面を持った分離構成体及びその製造方法を提供する。【構成】集積回路において分離構成体を製造する方法及びその様にして製造された構成体が提供される。マスキング層を設けることにより表面の活性領域の画定を行なった後に、露出された位置に凹所を、絶縁性分離構成体の最終的厚さの程度の深さへエッチング形成する。二酸化シリコン又はその他の絶縁性アモルファス物質からなる側壁スペーサ12を該凹所の側壁に沿って配設し、該凹所の底部においてシリコンを露出させる。次いで、シリコンの選択的エピタキシャル成長により、該凹所内に、好適には該凹所の深さの約半分の程度の厚さにシリコン層14を形成する。該エピタキシャルシリコンを熱的に酸化して、該凹所を熱二酸化シリコンで充填し、その上部表面を該表面の活性領域と実質的に同一面状とさせる。

請求項（抜粋）：

本体の半導体表面に分離構成体を製造する方法において、活性領域に対応して前記表面の選択した位置の上にマスキング層を形成し、前記マスキング層により被覆されていない位置において前記表面に凹所をエッチング形成し、前記凹所の底部において半導体物質が露出される態様で前記凹所の側部に沿って側壁スペーサを形成し、前記側壁スペーサに沿って前記シリコンが付着されないような態様で前記凹所の露出された底部に選択的にシリコンを付着形成し、前記付着形成したシリコンを酸化する、上記各ステップを有することを特徴とする方法。