特許

J-GLOBAL ID：200903057363782121

オフセットキャンセル回路及び通信用LSI

発明者： 小林 洋一郎
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平11-133596
公開番号（公開出願番号）：特開2000-323988
出願日： 1999年05月14日
公開日（公表日）： 2000年11月24日
要約：

【要約】【課題】 小規模な回路構成によって、オフセット電圧を低減するための技術を提供することにある【解決手段】 オフセットキャンセルクロックに基づいて、積分回路18の入力端子にオフセットキャンセル電流を流すためのオフセットキャンセル電流発生回路216と、ディジタルフィルタ20の出力信号がほぼゼロに等しいか否かを判別するための判定回路212と、この記判定回路212の判定結果に基づいて上記オフセットキャンセルクロックのデューティを制御するためのクロック回路211とを設け、ディジタルフィルタ20からのディジタル出力ADout2に基づいてオフセットキャンセルクロックのデューティを切り換えるだけの簡単な回路構成によりオフセットキャンセル回路を実現する。

請求項（抜粋）：

アナログ入力電圧を電流に変換するための電圧電流変換回路と、上記電圧電流変換回路の出力電流と、ローカルDA電流との差分を積分するための積分回路と、上記積分回路の出力信号を量子化するためのコンパレータと、上記コンパレータの出力信号をフィルタリング処理するディジタルフィルタとを含むAD変換器に結合され、当該AD変換器で生ずるオフセット電圧をキャンセルするためのオフセットキャンセル回路であって、オフセットキャンセルクロックに基づいて、上記積分回路の入力端子にオフセットキャンセル電流を流すためのオフセットキャンセル電流発生回路と、上記ディジタルフィルタの出力信号がほぼゼロに等しいか否かを判別するための判定回路と、上記判定回路の判定結果に基づいて上記オフセットキャンセルクロックのデューティを制御するためのクロック回路と、を含むことを特徴とするオフセットキャンセル回路。

IPC (3件)：

H03M 1/10 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H03M 1/10 A ,  H01L 27/04 U

Fターム (12件)：

5F038DF01 ,  5F038DF03 ,  5F038DF12 ,  5F038DF14 ,  5F038EZ20 ,  5J022AA07 ,  5J022BA03 ,  5J022BA06 ,  5J022CF01 ,  5J022CF04 ,  5J022CF05 ,  5J022CG01