特許

J-GLOBAL ID：200903057410077237

メモリ保護装置

発明者： 宮本 啓太
出願人/特許権者： カシオ計算機株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平4-360328
公開番号（公開出願番号）：特開平6-202957
出願日： 1992年12月29日
公開日（公表日）： 1994年07月22日
要約：

【要約】【目的】 本発明は、プログラム・フェッチ・アドレスをモニタし、不当書込みが発生した時のプログラム・フェッチ・アドレスを知ることができるメモリ保護装置を提供することを目的とする。【構成】 CPU11は、メモリライトプロテクト装置15にメモリプロテクト設定信号を出力し、メモリ13内のライトプロテクトエリアを設定するプロテクト情報を通知し、プログラムROM12に内に格納された各種演算プログラムの実行時、そのプログラムフェッチ信号を不当書込情報装置14に出力し、プログラムROM12のプログラム・フェッチ・アドレス情報を出力し、また、CPU11は、メモリライトプロテクト装置15から入力される割込信号によって不当書込みの発生が通知されると、不当書込情報装置14に直前にラッチされたプログラム・フェッチ・アドレス情報をデータバス16を介して読み出し、不当書込みが発生した旨の情報とプログラム・フェッチ・アドレス情報を通知する。

請求項（抜粋）：

メモリの書込み禁止領域に対するアクセスを検出し、不当書込みを禁止するメモリ保護手段を有するメモリ保護装置において、プログラムの実行に応じてプログラム・フェッチ・アドレスを記憶する不当書込情報記憶手段と、上記メモリ保護手段が不当書込を検出した際に、該不当書込情報記憶手段に対してフェッチ動作を中止させる制御手段とを具備したことを特徴とするメモリ保護装置。

IPC (2件)：

G06F 12/14 310 ,  G06F 11/30 305