特許

J-GLOBAL ID：200903057423856626

不揮発性側壁メモリセル及びその製造方法

発明者： ペイン ハワード
出願人/特許権者： フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
代理人 (1件)： 杉村 暁秀 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願平8-501865
公開番号（公開出願番号）：特表平9-504655
出願日： 1995年05月16日
公開日（公表日）： 1997年05月06日
要約：

【要約】不揮発性メモリセル及びこのようなセルのアレイを提供する。メモリセルは、シリコン基板でエッチされたシリコン柱の側壁上に製造した単一トランジスタフローティングゲートセルを含む。メモリセルを、ビットライン方向に延在する行及びワードライン方向に延在する列のアレイで配置する。著しく小さいセル及びアレイサイズを、ワードライン方向の柱及びビットラインの寸法をリソグラフィによって制限されるような最小ライン幅に制限することにより実現する。

請求項（抜粋）：

ビットライン方向に延在する行及びワードライン方向に延在する列のアレイで配置された複数の柱を含む第1導電タイプのシリコン基板中の不揮発性メモリを形成するに当たり、 前記基板中に前記複数の柱を形成し、これにより前記ワードライン方向の各柱の寸法を最小にし、前記柱のそれぞれを第1導電タイプとする工程と、 前記基板上に第1絶縁層を成長させる工程と、 前記絶縁層により前記柱から分離された各柱の回りにフローティングゲートを形成する工程と、 第2導電タイプの不純物を注入して、前記柱のそれぞれの頂部にドレイン領域を形成し及び前記基板に単一ソース領域を形成する工程と、 前記基板上に第2絶縁層を成長させる工程と、 前記第2絶縁層により前記フローティングゲートから分離された各ワードライン行の各フローティングゲートの回りに連続的な制御ゲートを形成する工程と、 前記最小ライン幅に等しい前記ワードライン方向の寸法を有する各行に対してビットラインを形成し、前記ビットラインを前記行の各柱のドレイン領域に接触させる工程とを具えることを特徴とする不揮発性メモリ形成方法。

IPC (4件)：

H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 27/10 434 ,  H01L 29/78 371