特許

J-GLOBAL ID：200903057427965381

半導体装置およびその製造方法

発明者： 青木 英雄
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平11-181048
公開番号（公開出願番号）：特開2001-015510
出願日： 1999年06月28日
公開日（公表日）： 2001年01月19日
要約：

【要約】【課題】 埋込配線構造を有する半導体装置において上下層間を電気的に接続する接続孔内の抵抗を低減する。【解決手段】 埋込配線2の埋込導体膜2bとプラグ3の埋込導体膜3bとが直接接触され、かつ、埋込配線2の埋込導体膜2bと絶縁膜との間にバリア用導体膜3aが介在される構造とした。

請求項（抜粋）：

上下層間を電気的に接続するために絶縁膜に穿孔された接続孔と、前記接続孔内に埋め込まれた第1の導体膜と、前記接続孔に接続されるように絶縁膜に形成された配線形成用溝と、前記配線形成用溝内に埋め込まれた第2の導体膜とを有し、前記第1の導体膜の上面が、前記配線形成用溝内の第2の導体膜に直接接触され、かつ、前記第2の導体膜と前記絶縁膜との間には第3の導体膜が介在されていることを特徴とする半導体装置。

IPC (2件)：

H01L 21/3205 ,  H01L 21/28 301

FI (2件)：

H01L 21/88 M ,  H01L 21/28 301 Z

Fターム (74件)：

4M104BB04 ,  4M104BB14 ,  4M104BB17 ,  4M104BB18 ,  4M104BB30 ,  4M104BB32 ,  4M104DD07 ,  4M104DD16 ,  4M104DD17 ,  4M104DD19 ,  4M104DD20 ,  4M104DD72 ,  4M104DD78 ,  4M104FF16 ,  4M104FF22 ,  4M104HH15 ,  5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH12 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK08 ,  5F033KK09 ,  5F033KK11 ,  5F033KK12 ,  5F033KK18 ,  5F033KK19 ,  5F033KK21 ,  5F033KK27 ,  5F033KK32 ,  5F033KK33 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ21 ,  5F033QQ24 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ74 ,  5F033QQ75 ,  5F033QQ85 ,  5F033QQ92 ,  5F033QQ98 ,  5F033RR04 ,  5F033RR06 ,  5F033RR14 ,  5F033RR25 ,  5F033SS04 ,  5F033SS11 ,  5F033SS15 ,  5F033SS21 ,  5F033TT04 ,  5F033XX01 ,  5F033XX09