特許

J-GLOBAL ID：200903057430715957

半導体装置及びその製造方法

発明者： 佐藤 典章 ,  三重野 文健
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-000548
公開番号（公開出願番号）：特開平5-183159
出願日： 1992年01月07日
公開日（公表日）： 1993年07月23日
要約：

【要約】【目的】 MOSFET及びその製造方法に関し、パンチスルーを防止しつつVthを低下させることを可能にして、ドレイン飽和電流が大きく高駆動能力を有する短チャネルMOSFETを容易に提供することを目的とする。【構成】 基板若しくはウエル2からなる一導電型半導体基体面の第1の絶縁膜5によって分離画定された素子形成領域3上に選択的に半導体エピタキシャル層6が設けられ、該半導体エピタキシャル層6の表面に絶縁ゲート型トランジスタが形成されてなる半導体装置において、該絶縁ゲート型トランジスタのゲート電極9直下の該エピタキシャル層6の表面近傍部に、該エピタキシャル層の表面から深部に向かって順次増加する一導電型を有するチャネル不純物の濃度分布7を有し、且つ該濃度分布における不純物濃度の最大値が該基体6の不純物濃度より大きいように構成する。

請求項（抜粋）：

基板若しくはウエルからなる一導電型半導体基体面の第1の絶縁膜によって分離画定された素子形成領域上に選択的に半導体エピタキシャル層が設けられ、該半導体エピタキシャル層の表面に絶縁ゲート型トランジスタが形成されてなる半導体装置において、該絶縁ゲート型トランジスタのゲート電極直下の該エピタキシャル層の表面近傍部に、該エピタキシャル層の表面から深部に向かって順次増加する一導電型を有するチャネル不純物の濃度分布を有し、且つ該濃度分布における不純物濃度の最大値が該基体の不純物濃度より大きいことを特徴とする半導体装置。