特許

J-GLOBAL ID：200903057449764614

集積マイクロ波アセンブリの製造方法

発明者： アルフレッド・イー・リー ,  ロジャー・エイ・デイヴィッドハイザー ,  ジェイムズ・シー・ラウ
出願人/特許権者： ティーアールダブリュー・インコーポレーテッド
代理人 (1件)： 社本 一夫 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-228202
公開番号（公開出願番号）：特開2000-223648
出願日： 1999年08月12日
公開日（公表日）： 2000年08月11日
要約：

【要約】【課題】 基材の加工又は誘電層を適用するためのラミネート方法を使用する必要がない集積マイクロ波アセンブリ(IMA)を製造する方法の提供。【解決手段】 本発明は、低コストの集積マイクロ波アセンブリを製造する方法に関し、この方法においては、フォトレジスト層22が基材20の上に蒸着され、フォトレジスト層の一部分が選択的に除去され、第1の導電層が適用され、フォトレジスト層の第2の部分が除去されてアイソレーション壁24とキャビティ26とが残される。電気部品28がキャビティ内に配置され、第1の誘電層がキャビティに満たされる。電気接点34を露出させるビア36が第1の誘電性材料内に形成され、第2の導電性の層38がビア内と第1の誘電材料を覆って適用される。第2の導電性の層の一部分を除去することによって、第2の導電性の層がパターン化されて、第2の導電性の層内に信号パターン40が形成される。

請求項（抜粋）：

集積マイクロ波アセンブリを製造するための方法であって、基板を準備するステップと、前記基板の一方の側にフォトレジスト層を塗布するステップと、前記フォトレジスト層の第1の予め選択された部分を選択的に除去して、前記基板の第1の部分を露出させるステップと、前記基板の前記第1の部分を覆うように第1の導電性の層を適用するステップと、前記フォトレジスト層の第2の予め選択された部分を除去して、キャビティを形成するステップと、各々が前記導電性の基板から遠位の頂面を有し、同頂面の各々が電気接点を有する電気部品を、前記キャビティ内に配置するステップと、前記電気部品を第1の誘電性の層によって覆うステップと、前記第1の誘電性材料内に前記電気接点を露出させる第1のビアを形成するステップと、前記ビア内及び前記第1の誘電性材料を覆って、第2の導電性の層を適用するステップと、前記第2の導電性の層の予め選択された部分を除去して、前記第2の導電性の層内に第1の信号ラインのパターンを形成するステップと、を含む方法。

IPC (5件)：

H01L 25/04 ,  H01L 25/18 ,  H01L 25/00 ,  H01P 11/00 ,  H05K 3/46

FI (4件)：

H01L 25/04 Z ,  H01L 25/00 B ,  H01P 11/00 F ,  H05K 3/46 Q