特許

J-GLOBAL ID：200903057453709601

スキャン用フリップフロップ回路

発明者： 袖 美樹子 ,  飯塚 洋一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-042110
公開番号（公開出願番号）：特開平10-242809
出願日： 1997年02月26日
公開日（公表日）： 1998年09月11日
要約：

【要約】【課題】 データ信号とスキャンイン信号のラッチ回路を共通化することにより、回路面積を削減する。また、スキャンシフト及びスキャンノーマルの動作を2相のクロックで行うことで、スキャンモード時のスキュー保証をする必要をなくす。【解決手段】 スキャン用フリップフロップ回路を、制御信号SC1が一方のレベルに設定された場合制御信号Cに同期してデータ信号Dをラッチして出力し、制御信号Cが一方のレベルに設定された場合制御信号SC1に同期してデータ信号SINをラッチして出力する第1のラッチ回路と、制御信号SC2が一方のレベルに設定された場合制御信号Cに同期して第1のラッチ回路の出力をラッチして出力し、制御信号Cが一方のレベルに設定された場合、制御信号SC2に同期して第1のラッチ回路の出力をラッチして出力する第2のラッチ回路で構成する。

請求項（抜粋）：

第1及び第2のデータ信号をラッチする第1のラッチ回路と、前記第1のラッチ回路でラッチしたラッチ信号をラッチして出力する第2のラッチ回路とを有するスキャン用フリップフロップ回路において、前記第1のラッチ回路は、前記第1のデータ信号が供給される第1のデータ入力端子と、前記第2のデータ信号が供給される第2のデータ入力端子と、第1の制御信号が供給される第1の制御信号入力端子と、第2の制御信号が供給される第2の制御信号入力端子と、前記ラッチ信号を出力する第1のデータ信号出力端子とを備え、前記第2の制御信号が一定のレベルに設定された場合、前記第1の制御信号に同期して前記第1のデータ信号をラッチして前記第1のデータ信号出力端子に出力し、前記第1の制御信号が一定のレベルに設定された場合、前記第2の制御信号に同期して前記第2のデータ信号をラッチして前記第1のデータ信号出力端に出力することを特徴とするスキャン用フリップフロップ回路。

IPC (2件)：

H03K 3/037 ,  G01R 31/28

FI (2件)：

H03K 3/037 Z ,  G01R 31/28 G

引用特許：

審査官引用 (4件)

• 特公平7-036508
  
• 特開平2-074881
  
• 特公平7-036508
  
• 特開平2-074881