特許

J-GLOBAL ID：200903057464532088

半導体装置の製造方法

発明者： 土屋 泰章
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 工藤 実 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-268112
公開番号（公開出願番号）：特開2003-077921
出願日： 2001年09月04日
公開日（公表日）： 2003年03月14日
要約：

【要約】【課題】ダマシン配線の形成の際、ダマシン配線表面における粒界エッチングを防止し、サイドスリットやピット等の損傷をなくし、配線の信頼性を向上させる。【解決手段】半導体基板1上に絶縁膜2を形成するステップと、絶縁膜2内に延びる配線溝5を形成するステップと、配線溝5の内面を覆い、かつ絶縁膜2を覆うように第1導電膜3を形成するステップと、配線溝5を満たし、第1導電膜3を覆うように第2導電膜4を形成するステップと、第1導電膜3の表面が露出するまで、第2導電膜4をCMPにより除去するステップと、半導体基板1を、第2導電膜4を保護する保護膜7を形成可能な保護薬液で洗浄するステップと、絶縁膜2の表面が露出するまで、第1導電膜3と第2導電膜4とをCMPにより除去するステップとを具備する半導体装置の製造方法を実施する。

請求項（抜粋）：

半導体基板上に絶縁膜を形成するステップと、前記絶縁膜内に延びる配線溝を形成するステップと、前記配線溝の内面を覆い、かつ前記絶縁膜を覆うように第1導電膜を形成するステップと、前記配線溝を満たし、前記第1導電膜を覆うように第2導電膜を形成するステップと、前記第1導電膜の表面が露出するまで、前記第2導電膜をCMPにより除去するステップと、前記第2導電膜を保護する保護膜を形成可能な保護薬液で、前記半導体基板を処理するステップと、前記絶縁膜の表面が露出するまで、前記第1導電膜と前記第2導電膜とをCMPにより除去するステップと、を具備する半導体装置の製造方法。

IPC (3件)：

H01L 21/3205 ,  H01L 21/304 621 ,  H01L 21/304 622

FI (3件)：

H01L 21/304 621 D ,  H01L 21/304 622 F ,  H01L 21/88 K

Fターム (22件)：

5F033HH08 ,  5F033HH11 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033PP06 ,  5F033PP15 ,  5F033PP19 ,  5F033PP26 ,  5F033QQ48 ,  5F033QQ49 ,  5F033QQ91 ,  5F033RR04 ,  5F033RR06 ,  5F033RR12 ,  5F033RR21 ,  5F033TT04 ,  5F033XX18