特許

J-GLOBAL ID：200903057466030268

半導体装置の製造方法

発明者： 藤田 繁 ,  齋藤 正樹
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2000-139483
公開番号（公開出願番号）：特開2001-319972
出願日： 2000年05月12日
公開日（公表日）： 2001年11月16日
要約：

【要約】【課題】 自己整合コンタクト技術を行う半導体装置の製造方法において、オフセット絶縁膜、サイドウォール絶縁膜、エッチングストッパ層等を窒化シリコン膜で形成すると、成膜時に発生した水素によって、ホウ素の基板への突き抜けが生じ、それによって、トランジスタ特性を劣化させていた問題の解決を図る。【解決手段】 セルフアラインコンタクトを形成する際に用いるオフセット絶縁膜18を窒化シリコン膜17で形成する工程を備えた半導体装置の製造方法において、オフセット絶縁膜18を形成する前に、オフセット絶縁膜18の成膜表面に水素ストッパ層16を形成する工程を備えた製造方法である。

請求項（抜粋）：

セルフアラインコンタクトを形成する際に用いるオフセット絶縁膜を窒化シリコン膜で形成する工程を備えた半導体装置の製造方法において、前記オフセット絶縁膜を形成する前に、前記オフセット絶縁膜の成膜表面に水素ストッパ層を形成する工程を備えたことを特徴とする半導体装置の製造方法。

IPC (8件)：

H01L 21/768 ,  H01L 21/28 ,  H01L 21/283 ,  H01L 21/318 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78 ,  H01L 21/336

FI (8件)：

H01L 21/28 L ,  H01L 21/283 C ,  H01L 21/318 B ,  H01L 21/90 C ,  H01L 21/90 K ,  H01L 27/08 321 D ,  H01L 29/78 301 G ,  H01L 29/78 301 Y

Fターム (63件)：

4M104BB01 ,  4M104BB40 ,  4M104CC01 ,  4M104CC05 ,  4M104DD02 ,  4M104DD07 ,  4M104DD16 ,  4M104DD17 ,  4M104EE05 ,  4M104EE09 ,  4M104EE17 ,  4M104FF14 ,  4M104HH04 ,  5F033HH04 ,  5F033HH28 ,  5F033LL04 ,  5F033MM07 ,  5F033NN40 ,  5F033QQ09 ,  5F033QQ16 ,  5F033QQ23 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ78 ,  5F033RR04 ,  5F033RR06 ,  5F033SS01 ,  5F033SS02 ,  5F033SS13 ,  5F033TT02 ,  5F033TT08 ,  5F033VV06 ,  5F033XX28 ,  5F040DA06 ,  5F040DB03 ,  5F040DC01 ,  5F040EC01 ,  5F040EC07 ,  5F040EC13 ,  5F040EC28 ,  5F040EF02 ,  5F040EH08 ,  5F040FA03 ,  5F040FA07 ,  5F040FA18 ,  5F040FB02 ,  5F040FC19 ,  5F040FC21 ,  5F048AC03 ,  5F048BB05 ,  5F048BB06 ,  5F048BB08 ,  5F048BB12 ,  5F048BC06 ,  5F048BF16 ,  5F048DA27 ,  5F058BA20 ,  5F058BC08 ,  5F058BD09 ,  5F058BF52 ,  5F058BF64 ,  5F058BJ02 ,  5F058BJ05