バッファメモリ回路

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平5-326235
公開番号（公開出願番号）：特開平7-152683
出願日： 1993年11月30日
公開日（公表日）： 1995年06月16日
要約：

【要約】【目的】送信側の機器と受信側の機器のデータバス幅が異なる場合にでも使用できるデータ転送用のバッファメモリ回路を提供する。【構成】受信側の機器に接続された受信データバスDB1と、送信側の機器に接続された送信データバスDB2の間には、2つのバッファメモリ1・2が接続される。バッファメモリ回路1・2には、書き込み制御回路3により、受信データバスDB1からのデータが順次書き込まれ、またバッファメモリ1・2に書き込まれたデータは送信データバスDB2に同時に出力される。

請求項（抜粋）：

受信データバス(DB1) と送信データバス(DB2) との間に設けられた複数のバッファメモリ(1、2) と、複数のバッファメモリ(1、2) の書き込みを制御する書き込み制御回路(3) を備え、書き込み制御回路(3) により受信データバス(DB1) からのデータは複数のバッファメモリ(1、2) に順次書き込まれ、複数のバッファメモリ(1、2) に書き込まれたデータは送信データバス(DB2) に同時に出力されることを特徴とするバッファメモリ回路。

前のページに戻る