特許

J-GLOBAL ID：200903057499200290

接合型電界効果トランジスタ及びそのトランジスタを含む半導体集積回路装置及びその製造方法

発明者： 斉藤 豊
出願人/特許権者： セイコー電子工業株式会社
代理人 (1件)： 林 敬之助 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-005479
公開番号（公開出願番号）：特開平6-314699
出願日： 1994年01月21日
公開日（公表日）： 1994年11月08日
要約：

【要約】【目的】 同一基板上に複数個のJFETを形成したり、CMOSの集積回路と混在させることができる。【構成】 半導体基板11の上にP- 型si層14がアイランドとして形成され、アイランドのP- 型Si層にN+ ソース領域19とN+ ドレイン領域15チャンネル長Lg、チャンネル深さTgを形成し、ゲート長LgはV溝構造でなく、ソース領域19とドレイン領域15の同一平面上にゲート領域のP型層21が形成されている。

請求項（抜粋）：

絶縁層の上に設けられた第1導電型の半導体膜の表面に互いに間隔を置いて設けられた第2導電型のソース領域とドレイン領域と、該ソース領域と該ドレイン領域の間の該半導体膜に形成されるチャネル領域と、該半導体膜の表面に設けられた第1導電型のゲート領域とから成る接合型電界効果型トランジスタ。

IPC (5件)：

H01L 21/337 ,  H01L 29/808 ,  H01L 27/06 ,  H01L 27/12 ,  H01L 27/095

FI (3件)：

H01L 29/80 C ,  H01L 27/06 F ,  H01L 29/80 E

引用特許：

出願人引用 (3件)

• 特開昭53-148985
  
• 特開昭64-031471
  
• 特開昭54-150092