特許

J-GLOBAL ID：200903057519315090

PLL回路

発明者： 森田 浩貴
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平9-243941
公開番号（公開出願番号）：特開平11-088158
出願日： 1997年09月09日
公開日（公表日）： 1999年03月30日
要約：

【要約】【課題】消費電力の増大を抑制しながら、所望の周波数の出力信号を出力するまでの時間を確実に短縮し得るPLL回路を提供する。【解決手段】位相比較器1は、基準クロック信号CKと出力信号fvco との周波数差及び位相差に応じたパルス信号ΦR,ΦPを出力する。チャージポンプ2は位相比較器1のパルス信号ΦR,ΦPに基づく出力電流SCPを出力し、ローパスフィルタ3は出力電流SCPを平滑して直流電圧を出力する。電圧制御発振器4は、ローパスフィルタ3の出力電圧SLPFに基づく周波数の出力信号fvcoを出力する。この位相比較器1及び電圧制御発振器4は、発振停止信号STに基づいて動作が停止される。保持回路5は、発振停止信号STに基づいて、ローパスフィルタ3の入力電圧、若しくは該フィルタ3の出力電圧SLPFを中間レベルに保持する。

請求項（抜粋）：

基準クロック信号と出力信号との周波数差及び位相差に応じたパルス信号を出力する位相比較器と、前記位相比較器から出力されたパルス信号に基づく出力電流を出力するチャージポンプと、前記チャージポンプの出力電流を平滑して直流電圧を出力するローパスフィルタと、前記ローパスフィルタの出力電圧に基づく周波数の前記出力信号を出力する電圧制御発振器とを備え、前記位相比較器及び前記電圧制御発振器は、PLL回路の発振動作を停止すべく入力される発振停止信号に基づいて、その動作が停止されるPLL回路であって、前記発振停止信号に基づいて、前記ローパスフィルタの入力電圧、若しくは該フィルタの出力電圧を中間レベルに保持する保持回路を備えたことを特徴とするPLL回路。