特許
J-GLOBAL ID：200903057537336924
画像表示装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
梅田 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平5-331625
公開番号（公開出願番号）：特開平7-191637
出願日： 1993年12月27日
公開日（公表日）： 1995年07月28日
要約：
【要約】【目的】 駆動能力の小さい素子においても、回路面積の増大を招くことなく、映像信号の十分なサンプリングを可能にする。【構成】 画像表示装置のデータ信号線駆動回路において、シフト・レジスタSRの系列数より多くの映像入力信号線を有し、シフト・レジスタ複数段の出力Nの論理演算結果の信号Oにより、映像信号SIGのサンプリングを行う構成を採っているので、シフト・レジスタの系列を不必要に増加させることなく、映像信号の十分なサンプリングが実現できる。これにより、表示品位を落とすことなく、駆動回路の面積を抑えることができる。
請求項（抜粋）：
列方向に配列された複数のデータ信号線と、行方向に配列された複数の走査信号線と、該データ信号線と該走査信号線の交点に画像の表示を行う画素がマトリクス状に配置された画素アレイと、該データ信号線に映像信号を供給するデータ信号線駆動回路と、前記走査信号線に走査パルスを供給する走査信号線駆動回路とを具備する、アクティブ・マトリクス型の画像表示装置において、前記データ信号線駆動回路には、N系列(Nは1以上の整数)のクロック信号と、N×M系列(Mは2以上の整数)の映像入力信号とが入力され、前記データ信号線駆動回路は、N系列のシフト・レジスタと、前記映像入力信号のサンプリングを行うアナログ・スイッチとを有し、前記シフト・レジスタの連続するL段(Lは2以上の整数)の出力パルスの論理演算結果により、前記アナログ・スイッチが制御されることを特徴とする、画像表示装置。
IPC (2件)：
G09G 3/36
, G02F 1/133 550
