特許
J-GLOBAL ID：200903057539045579
入力回路及びオペアンプ回路並びに半導体集積回路装置
発明者：
出願人/特許権者：
,
代理人 (1件)：
恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平8-047345
公開番号（公開出願番号）：特開平9-246885
出願日： 1996年03月05日
公開日（公表日）： 1997年09月19日
要約：
【要約】【課題】外付け抵抗を接続することなく、オフセット電圧を解消し得るオペアンプ回路を提供する。【解決手段】第一の電源V1から第一の電流源回路5を介して同一のドレイン電流が供給される一対のMOSトランジスタTr3,Tr4のゲートに入力信号IN1,IN2がそれぞれ入力され、MOSトランジスタTr3,Tr4の少なくとも一方のドレインから出力信号POが出力され、MOSトランジスタTr3,Tr4のソース間には複数の抵抗Rが直列に接続され、各抵抗R間と第二の電源V2との間には、それぞれ第二の電流源回路6が接続され、各MOSトランジスタTr3,Tr4に流れるドレイン電流を一致させるように、第二の電流源回路6のいずれか一つが活性化される。
請求項（抜粋）：
第一の電源から第一の電流源回路を介して同一のドレイン電流が供給される一対のMOSトランジスタのゲートに入力信号をそれぞれ入力し、前記MOSトランジスタの少なくとも一方のドレインから出力信号を出力し、前記MOSトランジスタのソース間には複数の抵抗を直列に接続し、前記各抵抗間と第二の電源との間には、それぞれ第二の電流源回路を接続し、前記各MOSトランジスタに流れるドレイン電流を一致させるように、前記第二の電流源回路のいずれか一つを活性化することを特徴とする入力回路。
IPC (2件)：
FI (2件)：
H03F 3/34 A
, H03F 3/45 A
