特許
J-GLOBAL ID：200903057540462868
積層電子部品の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
和田 昭
公報種別：公開公報
出願番号（国際出願番号）：特願平6-335577
公開番号（公開出願番号）：特開平8-181036
出願日： 1994年12月20日
公開日（公表日）： 1996年07月12日
要約：
【要約】【目的】 プレス工程におけるセラミックマザー積層体のプレス歪の発生を抑制し、カット工程の内部電極の露出不良を低減する。【構成】 内部電極を塗布したセラミックグリーンシートをプレス金型内に積層状態で収納し、加温加圧してセラミックマザー積層体6を成形した状態でプレス金型を常温程度にまで冷却し、冷却後にプレス金型内からセラミックマザー積層体6を取り出せば、該積層体6の残留応力を緩和してプレス歪の発生を抑制し、次のカット工程における内部電極の露出不良を低減することができる。
請求項（抜粋）：
電極を塗布したセラミックグリーンシートを積層してプレス金型内に収納し、これを加温した状態で加圧してマザー積層体を形成するプレス工程を含む積層電子部品の製造方法において、プレス金型で加圧してマザー積層体を形成した後、プレス金型内にマザー積層体を収納したまま冷却し、プレス金型の温度が常温程度になった時点でマザー積層体をプレス金型内から取り出してプレス工程を行なうことを特徴とする積層電子部品の製造方法。
IPC (5件)：
H01G 4/30 311
, B30B 11/02
, H01G 4/12 364
, H01G 4/40
, H05K 3/46
