特許
J-GLOBAL ID:200903057541331180

フレーム同期回路および通信システム

発明者:
出願人/特許権者:
代理人 (1件): 川▲崎▼ 研二 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-253370
公開番号(公開出願番号):特開平10-150439
出願日: 1997年09月18日
公開日(公表日): 1998年06月02日
要約:
【要約】【課題】 フレーム同期のために必要な冗長性の増加がなく、かつ同期はずれや誤同期を回避できるフレーム同期回路を提供することができる。【解決手段】 尤度演算回路A1ではユニークワードと受信データ系列との間のハミング距離が尤度データd1として演算される。また尤度演算回路A2では冗長データによって符号誤り数が演算されこれが尤度データd2として出力される。これらの尤度データd1,d2は加算回路21で加算され、その出力が閾値判定回路22の閾値と比較され、比較結果が閾値判定信号DTとして出力される。同期判定回路23は、閾値判定信号DTに基づいて同期判定信号SDを生成する。
請求項(抜粋):
フレーム内の情報データの一部または全部に対してM(2≦M)個の符号化規則が施されたデータ系列を受信する場合に用いられるフレーム同期回路において、受信データ系列に対して、前記M個の符号化規則のうちN(2≦N≦M)個の符号化規則に対応する尤度を各々演算するN個の尤度演算手段と、前記尤度演算回路の出力に対し、係数を各々乗算するN個の重み付け手段と、前記重み付け手段の各々の出力を加算する加算手段と、前記加算手段の出力を閾値と比較し、比較結果に基づいてフレーム同期位置を判定する判定手段とを備えることを特徴とするフレーム同期回路。
IPC (3件):
H04L 7/08 ,  H04J 3/06 ,  H03M 13/00
FI (3件):
H04L 7/08 A ,  H04J 3/06 A ,  H03M 13/00

前のページに戻る