特許
J-GLOBAL ID:200903057592658469
回路シミュレーション方法および回路シミュレーション装置
発明者:
,
,
出願人/特許権者:
代理人 (13件):
前田 弘
, 小山 廣毅
, 竹内 宏
, 嶋田 高久
, 竹内 祐二
, 今江 克実
, 藤田 篤史
, 二宮 克也
, 原田 智雄
, 井関 勝守
, 米田 圭啓
, 関 啓
, 杉浦 靖也
公報種別:公開公報
出願番号(国際出願番号):特願2005-169199
公開番号(公開出願番号):特開2006-343217
出願日: 2005年06月09日
公開日(公表日): 2006年12月21日
要約:
【課題】設計寸法と実際の仕上がり寸法との誤差を考慮に入れ、回路シミュレーション精度を向上させた回路シミュレーション方法を提供する。【解決手段】半導体集積回路の設計において、回路シミュレーションに用いる回路情報を、TEGに含まれるデバイスの電気特性の測定値から抽出し、測定値とシミュレーション値とを用いてネットリストに含まれるパラメータを修正する。この修正されたネットリストを用いて回路シミュレーションを行うことで、設計寸法と実仕上がり寸法の誤差に起因する回路シミュレーション誤差を低減し、設計マージンの増大、動作不良による歩留まり低下を回避することができる。【選択図】 図1
請求項(抜粋):
ゲートを有するトランジスタの複数のパラメータを含む設計レイアウト情報を用いる回路シミュレーション方法であって、
前記設計レイアウト情報から前記複数のパラメータを含むネットリストを抽出するステップ(a)と、
前記トランジスタの第1の電気特性および第2の電気特性を測定して実測値を得るステップ(b)と、
回路シミュレーションを行って、前記複数のパラメータの関数として表現される前記トランジスタの前記第1の電気特性および前記第2の電気特性のシミュレーション値を得るステップ(c)と、
前記第1の電気特性の実測値と前記第1の電気特性のシミュレーション値とが一致する場合の前記複数のパラメータの第1の関係式と、前記第2の電気特性の実測値と前記第2の電気特性のシミュレーション値とが一致する場合の前記複数のパラメータの第2の関係式とを用いて、前記複数のパラメータの修正値を算出するステップ(d)と、
前記複数のパラメータの修正値を用いて前記ネットリストを修正するステップ(e)と、
前記ステップ(e)で修正された前記ネットリストを用いて回路シミュレーションを行うステップ(f)と
を備えていることを特徴とする回路シミュレーション方法。
IPC (3件):
G01R 31/28
, G06F 17/50
, H01L 21/82
FI (4件):
G01R31/28 F
, G06F17/50 662G
, H01L21/82 C
, H01L21/82 T
Fターム (14件):
2G132AB01
, 2G132AC03
, 2G132AC10
, 2G132AC11
, 2G132AD01
, 2G132AD02
, 2G132AD07
, 2G132AK07
, 5B046AA08
, 5B046BA03
, 5B046JA04
, 5F064CC09
, 5F064HH06
, 5F064HH10
引用特許:
前のページに戻る