特許

J-GLOBAL ID：200903057638486145

半導体装置の作製方法

発明者： 山崎 舜平
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願平4-237764
公開番号（公開出願番号）：特開平6-061491
出願日： 1992年08月12日
公開日（公表日）： 1994年03月04日
要約：

【要約】【目的】 特性・信頼性の優れた薄膜トランジスタを歩留りよく製造する方法を提供する。【構成】 絶縁基板上に薄膜トランジスタ(TFT)を形成する工程において、酸化雰囲気のプラズマ中で該TFTのゲイト電極・配線に正のバイアスを印加して配線表面を陽極酸化することによって、その表面に絶縁性の被膜を形成し、このようにして形成されたゲイト電極・配線に対して自己整合的に不純物領域を形成することによって歩留りと信頼性の向上を得ることを特徴とするTFTの作製方法。

請求項（抜粋）：

絶縁基板上に、半導体被膜を形成する工程と、前記半導体被膜上にゲイト絶縁膜として機能する絶縁被膜を形成する工程と、前記絶縁被膜上に金属元素を主成分とする第1の配線を形成する工程と、減圧プラズマ中において前記第1の配線に正電圧を印加し、前記第1の配線の表面を陽極酸化法によって酸化する工程とを有することを特徴とする半導体装置の作製方法。

IPC (2件)：

H01L 29/784 ,  H01L 21/336

FI (2件)：

H01L 29/78 311 G ,  H01L 29/78 311 P