特許
J-GLOBAL ID：200903057646074093

液晶表示装置およびそのデータ線駆動回路

発明者：
仲島 義晴

仲島 義晴 について

, 
前川 敏一

前川 敏一 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-233104
公開番号（公開出願番号）：特開2000-066642
出願日： 1998年08月19日
公開日（公表日）： 2000年03月03日
要約：
【要約】【課題】装置の小面積化、狭額縁化を実現でき、また、多階調化を実現できる液晶表示装置およびそのデータ線駆動回路を提供する。【解決手段】画像データの上位ビットの階調数に応じた数の基準電圧線V1L〜V8Lと、画像データの下位ビットを受けて、その情報の内容毎に対応してあらかじめ設定された時間毎にパルス信号を出力する下位ビットデコード回路231と、画像データの上位ビットおよび下位ビットデコード回路によるパルス信号Sblowを受けて、上位ビット情報の内容に応じた基準電圧線をパルス信号がアクティブの期間のみ選択して、選択した基準電圧線の電圧をデータ線に供給する基準電圧選択回路232とを備えたDAC23-1〜23-mを有するデータ線駆動回路20と、各基準電圧線に画像データの下位ビットの階調数だけ変化する基準電圧を供給する基準電圧発生回路30とを設ける。
請求項（抜粋）：
複数ビットからなるデジタル画像データを受けて、画素セルが接続されたデータ線に、入力データに応じた階調レベルの信号出力を行って所定の画素セルへの書き込み行う液晶表示装置であって、上記画像データの上位ビットの階調数に応じた数の基準電圧線と、上記画像データの下位ビットを受けて、その情報の内容毎に対応してあらかじめ設定された時間毎にパルス信号を出力する下位ビットデコード回路と、上記画像データの上位ビットおよび上記下位ビットデコード回路によるパルス信号を受けて、上位ビット情報の内容に応じた基準電圧線を当該パルス信号がアクティブの期間のみ選択して、選択した基準電圧線の電圧を上記データ線に供給する基準電圧選択回路とを備えたアナログ-デジタル変換回路を有するデータ線駆動回路と、上記各基準電圧線に上記画像データの下位ビットの階調数だけ変化する基準電圧を供給する基準電圧発生回路とを有する液晶表示装置。
IPC (4件)：
G09G 3/36 ,  G02F 1/133 550 ,  G09G 3/20 623 ,  G09G 3/20 641
FI (4件)：
G09G 3/36 ,  G02F 1/133 550 ,  G09G 3/20 623 F ,  G09G 3/20 641 C
Fターム (27件)：
2H093NC13 ,  2H093NC21 ,  2H093NC23 ,  2H093NC24 ,  2H093NC34 ,  2H093ND42 ,  5C006AF25 ,  5C006AF83 ,  5C006BB16 ,  5C006BC12 ,  5C006BC13 ,  5C006BC20 ,  5C006BF05 ,  5C006BF11 ,  5C006BF24 ,  5C006BF43 ,  5C006FA41 ,  5C006FA56 ,  5C080AA10 ,  5C080BB05 ,  5C080DD08 ,  5C080DD25 ,  5C080EE29 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM